

Práctica 4

Diseño de circuitos con puertas lógicas.

Descripción de la práctica:

-Esta práctica servirá para afianzar los conocimientos adquiridos hasta ahora de simplificación, e implementación de funciones, de forma aplicada, de tal manera que se montarán y analizarán los circuitos correspondientes.

Recursos comunes empleados:

- Protoboard: Soporte físico del montaje.
- Fuente de alimentación: Suministra tensión al circuito.
- Placa de simulación: Con ella se han generado los bits enviados, a las funciones de entrada, y se han visualizado las salidas pertinentes.
- Circuitos Integrados: Cada uno de los integrados empleados (4071, 4069 y 4081) se encuentra descrito en el Anexo 1.


Desarrollo de ejercicios:

1º) La señal de mando para el accionamiento de un determinado motor eléctrico, está controlada por la acción conjunta de cuatro interruptores. El motor debe ser activado siempre que dos o tres cuales quiera de ellos se encuentren activos.

Para el desarrollo de este ejercicio se ha generado una tabla de verdad en la que queden representadas todas las posibles combinaciones de los cuatro interruptores.

I₃ D	I₂ C	I₁ B	I₀ A	Motor
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

El sistema que se nos presenta algo más optimizado puede ser uno como el que sigue:



En este vemos como se ha reducido ligeramente el número de puertas, pasando de haber 19 a 16.

2º) De entre dos líneas independientes, de 2 bits cada una, se desea obtener los estados de la que presente mayor valor binario en cada momento.

Igual que en el ejercicio anterior, y en los posteriores, antes de comenzar a diseñar el circuito, es necesario conocer todas sus posibilidades, y los estados que se presenten en la salida según los valores de las entradas.

$A_1 D$	$A_0 C$	$B_1 B$	$B_0 A$	S_1	S_2
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1

En esta tabla se han representado los dos puertos, y las salidas del mayor de ellos; por ejemplo, cuando el puerto **A** tiene un mayor valor en binario que el **B**, las salidas $S_1 S_2$, estarán representadas en color **Azul**.

Para que esta tabla sea manejable, la pasamos a una función simplificada por Karnaugh de cada Salida:
Simplificación de S_1 :

0 ₀	1 ₂	1 ₃	0 ₁
1 ₈	1 ₁₀	1 ₁₁	1 ₉
1 ₁₂	1 ₁₄	1 ₁₅	1 ₁₃
0 ₄	1 ₆	1 ₇	0 ₅

De esta tabla, se obtiene la siguiente función simplificada para S_1 :

$$S_1 = b+d$$

Ahora, con S_2 , se procede del mismo modo, así es su función en la tabla de Karnaugh:


0 ₀	0 ₂	1 ₃	1 ₁
0 ₈	0 ₁₀	1 ₁₁	0 ₉
1 ₁₂	1 ₁₄	1 ₁₅	1 ₁₃
1 ₄	0 ₆	1 ₇	1 ₅

De esta tabla se obtiene lo siguiente:

$$S_2 = (a+c).(b+c+\bar{d}).(a+\bar{b}+d)$$

Una vez obtenidas las funciones S_1 y S_2 , se puede proceder al diseño del circuito, sabiendo que las variables de cálculo deben tener una correspondencia con las del desarrollo, de modo que D en los cálculos será A_1 , C será A_0 , B será B_1 y A será B_0 .

Circuito básico:




Observemos que en este esquema se ha presentado el circuito siguiendo literalmente las funciones S_1 y S_2 , y al hacerlo ha quedado la forma más simplificada de implementación, de modo que el esquema de trabajo, y el montaje ha sido el mismo.

El modo de funcionamiento del circuito es el siguiente:

Ejemplo primero:

Se reciben en las entradas del circuito las dos líneas A y B, de modo que el buffer A lleva el dato 10, y el B, contiene el dato 01. El funcionamiento será el que se presenta en el esquema de visualización.

A ₁	A ₀	B ₁	B ₀	S ₁	S ₂
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	1
1	0	1	1	1	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1




Al ser mayor el dato del puerto A, el resultado obtenido en S_1 y S_2 , es lo mismo que en A_1 y A_0 .

Ejemplo segundo:

Ahora el caso será el contrario, el puerto **B** será mayor que el **A**, para eso se genera en el buffer **A**, un **00** y en el **B** un **01**. En el esquema se ve el resultado:

A ₁	A ₀	B ₁	B ₀	S ₁	S ₂
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	1
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1



En este caso se ve claramente como en la salida **S₁** y **S₂** tenemos un **01**, que es el mismo dato que hay de entrada en el puerto **B**.


Si el caso fuera que en el puerto **A** y **B** el dato fuera el mismo, la salida sería la misma que en ambos, lo que se puede comprobar con los resultados en negro de la tabla de verdad.

3º) Por una línea de tres bits, se transmite información en código binario natural, y se desea obtener dicha información codificada en BCD+3.


Para comenzar a desarrollar este ejercicio, debemos aclarar que el objetivo final es sumar 3 al valor binario de la entrada del circuito, de modo que la tabla de partida será la siguiente:

Dec.	C	B	A	F ₃	F ₂	F ₁	F ₀	Dec.
0	0	0	0	0	0	1	1	3
1	0	0	1	0	1	0	0	4
2	0	1	0	0	1	0	1	5
3	0	1	1	0	1	1	0	6
4	1	0	0	0	1	1	1	7
5	1	0	1	1	0	0	0	8
6	1	1	0	1	0	0	1	9
7	1	1	1	1	0	1	0	10

De esta tabla obtenemos las 4 tablas de Karnaugh correspondientes a las simplificaciones de F_3 , F_2 , F_1 y F_0 :




Una vez obtenidas las funciones simplificadas por Karnaugh, podemos proceder a diseñar un circuito que se compondrá de una línea de tres entradas C, B y A, y otra línea de cuatro salidas, F_3 , F_2 , F_1 y F_0 . El circuito que cumple los requisitos literales de las funciones es el siguiente, más adelante se mostrará el circuito optimizado:




Para comprobar el funcionamiento se ha realizado un ejemplo en el que se envía un dato, y se comprueba tramo a tramo la operación y el resultado.

Ejemplo:



En el ejemplo vemos como al meter el dato **BCD 010**, que en decimal sería un **2**, el resultado de las líneas de salida en **BCD+3 0101**, en decimal un **5**, así comprobamos que **2 + 3 = 5**, por lo que el circuito funciona correctamente, cumpliendo su tabla de verdad.

El circuito optimizado con el que se eliminan 5 puertas, es el siguiente:



Ángel Hernández Mejías (angelidpe@hotmail.com)

www.tupperbot.es

1º Desarrollo de Productos Electrónicos, Electrónica Digital

C.F. Padre Piquer

3º) Mediante un dispositivo captador, se obtienen tensiones continuas comprendidas entre 0v y 15v, directamente proporcionales a la temperatura existente en un local, dentro de un rango comprendido entre 0°C y 50°C.

Dicha señal, aplicada a un convertidor A/D, permite obtener información binaria en código Gray con 4 bits en pasos de 1v por cada combinación posible.

Dos señales S₁ y S₂ permitirán activar un sistema de control de la temperatura de acuerdo con las siguientes especificaciones:

$0 < T \leq 15^{\circ}\text{C}$	→	Debe activarse S ₁
$15^{\circ}\text{C} < T \leq 30^{\circ}\text{C}$	→	No se activa ni S ₁ ni S ₂
$30^{\circ}\text{C} < T \leq 50^{\circ}\text{C}$	→	Debe activarse S ₂

Para comenzar el ejercicio debemos averiguar que temperaturas corresponden a cada combinación Gray, con el fin de establecer unos límites de activación y desactivación de S₁ y S₂.

D	C	B	A	°C	S1	S2	Dec.
0	0	0	0	0.0	1	0	0
0	0	0	1	3.3	1	0	1
0	0	1	1	6.6	1	0	3
0	0	1	0	9.9	1	0	2
0	1	1	0	13.2	1	0	6
0	1	1	1	16.5	0	0	7
0	1	0	1	19.8	0	0	5
0	1	0	0	23.1	0	0	4
1	1	0	0	26.4	0	0	12
1	1	0	1	29.7	0	0	13
1	1	1	1	33.0	0	1	15
1	1	1	0	36.3	0	1	14
1	0	1	0	39.6	0	1	10
1	0	1	1	42.9	0	1	11
1	0	0	1	46.2	0	1	9
1	0	0	0	49.5	0	1	8

En esta tabla se han representado todas las magnitudes necesarias para comprender y desarrollar el ejercicio. En ella vemos como a la derecha se han representado los valores de la línea de entrada del bloque que pretende el ejercicio, se supone que antes tenemos un conversor A/D que nos sirve en Gray, de modo que los datos D, C, B y A desempeñan la labor de código Gray, para los que se ha dado una temperatura, representada a su derecha, en saltos de 3.3°C, que son los que va a dar el conversor A/D, ya que al ser 1v por °C, y al tener un margen de 0°C a 50°C, sabemos que cada combinación corresponde a dicho margen de 3.3°C.

Basándonos en esos saltos de temperatura y en los márgenes que marca el ejercicio, se ha definido un 1 a la salida de S₁, para los valores comprendidos entre 0.0°C y 13.2°C, y para S₂, la salida en nivel alto estará entre 33.0°C y 49.5°C, con esto se cumple la norma de:


$0 < T \leq 15^{\circ}\text{C}$	→	Debe activarse S ₁
$15^{\circ}\text{C} < T \leq 30^{\circ}\text{C}$	→	No se activa ni S ₁ ni S ₂
$30^{\circ}\text{C} < T \leq 50^{\circ}\text{C}$	→	Debe activarse S ₂

A la derecha de la tabla, vemos el valor en Decimal de la combinación Gray si se tomase como una entrada en BCD, esto se hace para que la comprobación y simplificación de las funciones de salida sea más cómoda y posible.

Ejemplo primero:

Se ha elegido una temperatura sea de 9°C, de modo que entra en el rango de 6.6°C-9.9°C, así, el código generado por el conversor A/D será 0011, por lo que se deberá ver activa la salida S₁.


D	C	B	A	°C	S1	S2	Dec
0	0	0	0	0.0	1	0	0
0	0	0	1	3.3	1	0	1
0	0	1	1	6.6	1	0	3
0	0	1	0	9.9	1	0	2
0	1	1	0	13.2	1	0	6
0	1	1	1	16.5	0	0	7
0	1	0	1	19.8	0	0	5
0	1	0	0	23.1	0	0	4
1	1	0	0	26.4	0	0	12
1	1	0	1	29.7	0	0	13
1	1	1	1	33.0	0	1	15
1	1	1	0	36.3	0	1	14
1	0	1	0	39.6	0	1	10
1	0	1	1	42.9	0	1	11
1	0	0	1	46.2	0	1	9
1	0	0	0	49.5	0	1	8



Ejemplo segundo:

En este caso la temperatura es de 25°C, lo que hará que ninguna de las salidas se active, ya que se encuentra en el rango de 23.1°C y 26.4°C, y el código generado a la entrada será 0100.


D	C	B	A	°C	S1	S2	Dec
0	0	0	0	0.0	1	0	0
0	0	0	1	3.3	1	0	1
0	0	1	1	6.6	1	0	3
0	0	1	0	9.9	1	0	2
0	1	1	0	13.2	1	0	6
0	1	1	1	16.5	0	0	7
0	1	0	1	19.8	0	0	5
0	1	0	0	23.1	0	0	4
1	1	0	0	26.4	0	0	12
1	1	0	1	29.7	0	0	13
1	1	1	1	33.0	0	1	15
1	1	1	0	36.3	0	1	14
1	0	1	0	39.6	0	1	10
1	0	1	1	42.9	0	1	11
1	0	0	1	46.2	0	1	9
1	0	0	0	49.5	0	1	8




Ejemplo tercero:

En este último caso, la temperatura elegida hará que sea S2 quien se active, para ello, se han tomado 31°C, que esta en el intervalo de los 33°C, que es el primero de la última zona calorífica. Esa temperatura es codificada como 1111, de modo que el caso será el que sigue:

D	C	B	A	°C	S1	S2	Dec
0	0	0	0	0.0	1	0	0
0	0	0	1	3.3	1	0	1
0	0	1	1	6.6	1	0	3
0	0	1	0	9.9	1	0	2
0	1	1	0	13.2	1	0	6
0	1	1	1	16.5	0	0	7
0	1	0	1	19.8	0	0	5
0	1	0	0	23.1	0	0	4
1	1	0	0	26.4	0	0	12
1	1	0	1	29.7	0	0	13
1	1	1	1	33.0	0	1	15
1	1	1	0	36.3	0	1	14
1	0	1	0	39.6	0	1	10
1	0	1	1	42.9	0	1	11
1	0	0	1	46.2	0	1	9
1	0	0	0	49.5	0	1	8




Por último, queda presentar el circuito optimizado, con el que se eliminan 2 puertas:



Anexo 1


Circuito Integrado 4071: Es un chip de 14 patillas, que tiene en su interior 4 puertas lógicas **OR**. El patillaje es el siguiente:



T. de Verdad		
b	a	Salida
0	0	0
0	1	1
1	0	1
1	1	1

Nº	Nombre	Descripción
1	I1	Entrada 1 de la 1ª puerta
2	I2	Entrada 2 de la 1ª puerta
3	O1	Salida de la 1ª puerta
4	O2	Salida de la 2ª puerta
5	I3	Entrada 1 de la 2ª puerta
6	I4	Entrada 2 de la 2ª puerta
7	VSS	Masa
8	I5	Entrada 1 de la 3ª puerta
9	I6	Entrada 2 de la 3ª puerta
10	O3	Salida de la 3ª puerta
11	O4	Salida de la 4ª puerta
12	I7	Entrada 1 de la 4ª puerta
13	I8	Entrada 2 de la 4ª puerta
14	VDD	+5 V Continua


Circuito Integrado 4069: Este CI, integra 6 puertas inversoras **NOT**, en 14 patillas. La filosofía de este integrado es invertir la entrada, de modo que si en una puerta se tiene un nivel alto, a la salida habrá un nivel bajo, y viceversa. Su patillaje es el siguiente:



T. de Verdad	
a	Salida
0	1
1	0

Nº	Nombre	Descripción
1	I1	Entrada de la 1ª puerta
2	O1	Salida de la 1ª puerta
3	I2	Entrada de la 2ª puerta
4	O2	Salida de la 2ª puerta
5	I3	Entrada de la 3ª puerta
6	O3	Salida de la 3ª puerta
7	VSS	Masa
8	O4	Salida de la 4ª puerta
9	I4	Entrada de la 4ª puerta
10	O5	Salida de la 5ª puerta
11	I5	Entrada de la 5ª puerta
12	O6	Salida de la 6ª puerta
13	I6	Entrada de la 6ª puerta
14	VDD	+5 V Continua

Circuito Integrado 4081: En este CI hay 4 puertas tipo **AND**, cuyo comportamiento y patillaje está a continuación:



4081

T. de Verdad		
b	a	Salida
0	0	0
0	1	0
1	0	0
1	1	1

Nº	Nombre	Descripción
1	I1	Entrada 1 de la 1ª puerta
2	I2	Entrada 2 de la 1ª puerta
3	O1	Salida de la 1ª puerta
4	O2	Salida de la 2ª puerta
5	I3	Entrada 1 de la 2ª puerta
6	I4	Entrada 2 de la 2ª puerta
7	VSS	Masa
8	I5	Entrada 1 de la 3ª puerta
9	I6	Entrada 2 de la 3ª puerta
10	O3	Salida de la 3ª puerta
11	O4	Salida de la 4ª puerta
12	I7	Entrada 1 de la 4ª puerta
13	I8	Entrada 2 de la 4ª puerta
14	VDD	+5 V Continua